Colección INTI +


Título: IP core FFT configurable en Runtime
Fuente: Iberchip, 22
Autor/es: Valinoti, Bruno; Melo, Rodrigo A.; Salomón, Francisco
Materias: Algoritmos; Procesamiento de datos; Computación; Hardware; Computadoras; Microprocesadores
Editor/Edición: 2016
Licencia: info:eu-repo/semantics/openAccess;
Afiliaciones: Valinoti, Bruno. Instituto Nacional de Tecnología Industrial (INTI-Micro y Nanotecnología); Argentina
Melo, Rodrigo A. Instituto Nacional de Tecnología Industrial (INTI-Micro y Nanotecnología); Argentina
Salomón, Francisco. Instituto Nacional de Tecnología Industrial (INTI-Micro y Nanotecnología); Argentina

Resumen: Debido al requerimiento de una FFT para resolver OFDM sobre FPGAs de Xilinx y Altera, y dado que dicho algoritmo es parte fundamental del procesamiento de señales, se afrontó su desarrollo. Se exploraron varias arquitecturas conocidas basadas en butterflies Radix-2 con decimación en frecuencia. Se obtuvo una implementación en VHDL que soporta configuraciones en tiempo de ejecución, con relación señal a ruido que ronda los 80 dB para el caso contemplado, pero que no se limita al mismo siendo útil para otras aplicaciones. El desarrollo se validó sobre FPGAs de Xilinx y Altera, de manera aislada en pruebas de laboratorio, y como parte de un demodulador de TV digital, con resultados satisfactorios.
Descargar
Ver+/-