APLICACIÓN DE DISPOSITIVO FPGA PARA LA LECTURA RÁPIDA DE UN ENCODER ABSOLUTO DE ALTA RESOLUCIÓN
Instituto Nacional de Tecnología Industrial – Electrónica e Informática - Argentina D. Brengi; A. Trapanotto; D. Farías; S. Gwirc {brengi; andres\_t; dario; sng}@inti.gov.ar
En este trabajo se presenta el desarrollo de un sistema de adquisición para la lectura y almacenamiento de datos generados por un encoder absoluto de 14 bits utilizado como parte de un equipo de control de calidad. El método para el control de calidad en estudio está basado en el análisis de la oscilación amortiguada de los elementos ensayados, de tal forma que cualquier variación en la masa y/o momento de inercia sea detectada a través de la medición del período y el decaimiento de la amplitud de oscilación.
Para sensar en forma precisa y repetitiva las oscilaciones se utiliza un encoder absoluto de 14 bits montado sobre el eje principal del sistema mecánico. Buscando mantener bajo el costo del sistema y permitir su utilización en cualquier computadora se decidió ingresar los datos por el puerto paralelo de la PC.
En lugar de utilizar el método tradicional de sensor y placa de adquisición para PC, se utiliza un dispositivo FPGA (Field Programmable Gate Array) como interfaz entre el sensor digital y el puerto paralelo de la computadora. Esta solución permite implementar funciones complejas y de alta velocidad dentro de la propia interfaz entre sensor y PC. Por otra parte, la posibilidad de reconfigurar el comportamiento de la FPGA ofrece gran flexibilidad durante el desarrollo.
Se utiliza un dispositivo EPM7128-SLC84 al 60% de su capacidad de E/S y de celdas lógicas. El comportamiento de la FPGA se describe en lenguaje VHDL para realizar las siguientes tareas:
1. Comunicarse con el puerto paralelo para la transferencia de los datos.
2. Generación de la señal de sincronismo y de la base de tiempo (2 kHz) para la lectura de los datos por parte de la PC.
3. Conversión de código "gray" a binario.
4. Generación del impulso controlado entregado al actuador (electroimán generador del par torsor).
El programa de aplicación, desarrollado en lenguaje C, ejecuta en una computadora con sistema operativo Debian GNU/Linux y se encarga de leer los datos desde el puerto paralelo y guardarlos en disco para su posterior análisis.
Se obtiene así un sistema para la captura de datos desde un encoder absoluto de 14 bits, utilizando una FPGA como interfaz con el puerto paralelo de la computadora. Debido a la flexibilidad de la FPGA este tipo de interfase puede utilizarse en una gran variedad de aplicaciones similares con un mínimo de cambios en la programación del dispositivo.
Ver+/-
